时序逻辑电路

• 时序电路功能描述：驱动方程、状态方程、输出方程
• 触发器 结构特点：电平触发、脉冲触发、边沿触发 功能分类：SR触发器、JK触发器、D触发器、T触发器
• 时序逻辑电路的分析方法（电路→功能）
• 常用时序逻辑电路：数码寄存器、移位寄存器、计数器

一、时序逻辑电路 #

时序逻辑电路：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。时序逻辑电路包含组合逻辑电路和存储电路两个部分。存储电路的输出状态反馈到组合电路的输入端，与输入信号一起，共同决定电路的输出。

驱动方程：$Z=G(X, Q)$，驱动存储电路状态改变的方程；

$$\left\{\begin{matrix} z_{1}=g_{1}\left(x_{1}, x_{2}, \cdots, x_{i}, q_{1}, q_{2}, \cdots, q_{l}\right) \\ \cdots \\ z_{k}=g_{k}\left(x_{1}, x_{2}, \cdots, x_{i}, q_{1}, q_{2}, \cdots, q_{l}\right) \end{matrix}\right.$$

状态方程：$Q^{*}=H(Z, Q)$，存储电路下一时刻输出随输入和当前时刻状态改变的方程；

$$\left\{\begin{matrix} q_{1}^{*}=h_{1}\left(z_{1}, z_{2}, \cdots, z_{i}, q_{1}, q_{2}, \cdots, q_{l}\right) \\ \cdots \\ q_{l}^{*}=h_{l}\left(z_{1}, z_{2}, \cdots, z_{i}, q_{1}, q_{2}, \cdots, q_{l}\right) \end{matrix}\right.$$

输出方程：$Y=F(X,Q)$。

$$\left\{\begin{matrix} y_{1}=f_{1}\left(x_{1}, x_{2}, \cdots, x_{i}, q_{1}, q_{2}, \cdots, q_{l}\right) \\ \cdots \\ y_{j}=f_{j}\left(x_{1}, x_{2}, \cdots, x_{i}, q_{1}, q_{2}, \cdots, q_{l}\right) \end{matrix}\right.$$

根据动作特点，时序逻辑电路分为同步和异步两种。同步时序电路存储电路中所有触发器的时钟使用统一的CLK，状态变化发生在同一时刻；而异步时序电路没有统一的CLK，触发器状态的变化有先有后。

按输出信号特点，时序逻辑电路分为：米利Mealy型和穆尔Moore型。米利型：Y=F(X,Q)，输出信号取决于存储电路的状态及输入变量。穆尔Moore型：Y=F(Q)，输出信号仅取决于存储电路的状态。

二、触发器 #

触发器：能够存储１位二值信号的基本单元电路, 是时序逻辑电路的基本单元。由门电路和反馈线构成。有两个稳定的状态：1和0。根据不同的输入信号可以置成1或0状态。

触发器逻辑功能描述方法：

• 特性表（功能表）：将触发器的次态与现态及输入信号之间的逻辑关系用表格的形式表示出来。
• 特性方程：触发器的次态与现态以及控制输入信号之间的逻辑函数关系式。
• 状态图：用图形的方式描述触发器的状态转移规律。
• 波形图：反映触发器输出状态在输入信号作用下随时间变化的规律。

1、SR触发器 #

SR锁存器：一种基本的数字电路存储单元，用于暂存一位二进制信息，通过S（Set）和R（Reset）输入控制输出状态Q。

由于SR锁存器在任何时刻输入都能直接改变输出的状态，输出容易受干扰信号影响，电路可靠性低。为了避免S和R同时为1导致的非法状态，可以引入使能信号（Enable），形成电平触发的SR触发器。只有在使能信号有效时，锁存器才响应S、R输入，否则保持当前状态。

特性方程： $Q^{*}=S+\bar{R} Q \quad(R S=0)$ CLK为触发信号，只有触发信号变为有效电平后(高电平），触发器才能按照输入的置1、置0信号置成相应的状态。当系统中有多个触发器需要同时动作时，就可以用同一个CLK信号作为同步控制信号。

为提高触发器的可靠性（抗干扰能力），希望每个CLK周期里输出端的状态只改变一次。将两个电平触发的SR触发器组成脉冲触发的SR触发器（主从SR触发器）。克服了CLK=1期间触发器输出状态可能发生多次翻转的问题。CLK高电平有效，下降沿触发，这种情况也称为正脉冲触发。 CLK高电平有效，下降沿触发，这种情况也称为正脉冲触发。

2、D触发器 #

为了满足单输入的需求，将SR触发器的控制端简化，形成D触发器。

特性方程：$Q^∗=D$

3、JK触发器 #

为了使S=R=1时，触发器的次态也是确定的。将Q反馈到R输入端，Q′反馈到S输入端。形成脉冲触发的JK触发器（主从JK触发器）。使得触发器具有翻转状态的功能，并且没有了禁止的输入组合。

特性方程：$Q^∗=J\bar{Q​}+\bar{K}Q$

对于脉冲触发器（如主从SR触发器和主从JK触发器），在一个有效CLK时钟周期内，脉冲触发器输出状态只能改变一次；在CLK=1的全部时间里输入状态未改变的条件下，用CLK下降沿到来时输入的状态决定触发器的次态。如果在CLK=1时间里输入状态发生改变，必须考察全部CLK=1期间主触发器状态的变化情况。

为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿或上升沿到达时刻输入信号的状态。用两个电平触发的D触发器组成边沿触发的D触发器。

这类触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。

4、T触发器（Toggle） #

用 JK 触发器 J 和 K 两个输入端并接即可构建 T 触发器。

当控制信号T=1时，每来一个时钟信号它的状态就翻转一次；当T=0时，时钟信号到达时它的状态保持不变。

特性方程：$Q^∗=T\bar{Q​}+\bar{T}Q$

	SR触发器	D触发器	JK触发器	T触发器
电平触发	电平触发的SR触发器	D触发器
脉冲触发	脉冲触发的SR触发器（主从SR触发器）		JK触发器（主从JK触发器）
边沿触发		边沿触发的D触发器		T 触发器

三、时序逻辑电路的分析方法 #

时序逻辑电路分析的任务：给定时序电路，分析该电路的逻辑功能，即找出在输入和CLK作用下，电路的次态和输出。

同步时序电路的分析步骤：

1. 从给定电路写出存储电路中每个触发器的输入信号逻辑函数式，得到整个电路的驱动方程；
2. 将驱动方程代入触发器的特性方程，得到状态方程；
3. 从给定逻辑电路图写出输出方程；
4. 写出整个电路的状态转换表、状态转换图和时序图；
5. 由状态转换表或状态转换图得出电路的逻辑功能。

例题

试分析下图所示的时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程，写出电路的状态转换表，画出状态转换图和时序图。 $FF_1$、 $FF_2$、 $FF_3$均为主从JK触发器，下降沿触发，输入悬空和逻辑1状态等效。

1. 写驱动方程

$$\left\{\begin{array}{lr} J_{1}=\left(Q_{2} Q_{3}\right)^{\prime}, & K_{1}=1 \\ J_{2}=Q_{1}, & K_{2}=\left(Q_{1}^{\prime} Q_{3}^{\prime}\right)^{\prime} \\ J_{3}=Q_{1} Q_{2}, & K_{3}=Q_{2} \end{array}\right.$$

2. 代入JK触发器的特性方程$Q^∗=J\bar{Q​}+\bar{K}Q$，得状态方程：

$$\left\{\begin{array}{c} Q_{1}^{*}=\left(Q_{2} Q_{3}\right)^{\prime} \cdot Q_{1}^{\prime} \\ Q_{2}^{*}=Q_{1} Q_{2}^{\prime}+Q_{1}^{\prime} Q_{3}^{\prime} Q_{2} \\ Q_{3}^{*}=Q_{1} Q_{2} Q_{3}^{\prime}+Q_{2}^{\prime} Q_{3} \end{array}\right.$$

3. 写输出方程：$Y=Q_2Q_3$
4. 设初态$Q_3Q_2Q_1=000$，由状态方程和输出方程可得状态转换表，若初态无法覆盖所有情况，则继续选择没有出现的情况作为初态，直到补全所有情况：

$CLK$	$Q_3$	$Q_2$	$Q_1$	$Y$
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
0	1	1	1	1
1	0	0	0	0

5. 将状态转换表以图形的方式直观表示出来，即为状态转换图
6. 在时钟脉冲序列的作用下，电路的状态、输出状态随时间变化的波形叫做时序图。由状态转换表或状态转换图可得：
7. 由状态转换表及状态转换图可知，该电路为七进制加法计数器，Y为进位脉冲的输出端。

时序电路在工作时是在电路的有限个状态间按一定规律转换的，所以又将时序电路称为状态机(State Machine, 简称SM )、有限状态机(Finite State Machine, 简称FSM)或算法状态机(Algorithmic SM)。

四、常用时序逻辑电路 #

1、寄存器 #

可寄存一组二进制数码的逻辑部件，叫寄存器。寄存器是由触发器构成的，一个触发器可以存1位二进制代码，故N位二进制代码需要N个触发器。根据有无移位功能，寄存器常分为数码寄存器和移位寄存器。

74HC175为由边沿触发的D触发器构成的4位寄存器。此寄存器为并行输入/并行输出方式。在CLK↑时，将D0 ～ D3数据存入。

移位寄存器可以在移位脉冲的作用下，依次左移或右移；实现数据的串/并转换、数值运算（二进制乘/除运算）等。

2、计数器 #

计数器（Counter）一般用来累计输入脉冲的个数，也可以用作定时、分频等，也把它叫做分频器。

计数器按计数脉冲引入的方式分为同步计数器、异步计数器；按计数进位制分为二进制、十进制；按计数值增减趋势分为加法计数器、减法计数器、可逆计数器。