组合逻辑电路

重点 #

• 组合逻辑电路：基本单元是门电路；输出仅取决于输入信号，与原来的状态无关。
• 门电路是数字集成电路中最基本的逻辑单元
• 集成电路：MOS型（基本单元：MOS场效应管(FET)）
• CMOS门电路及TTL门电路的应用
• 组合逻辑电路的分析方法（电路→功能）
• 组合逻辑电路的设计方法（功能→电路）
• 常用组合逻辑电路：编码器、译码器、数据选择器、加法器

1、门电路 #

组合逻辑电路指的是任意时刻的输出仅取决于当时的输入信号，而与电路原来的状态无关的电路。

组合逻辑电路特点：结构上只由逻辑门电路组成，没有记忆单元；功能上只有从输入到输出的通路，没有从输出反馈到输入的回路。

门电路：实现基本逻辑运算、复合逻辑运算的单元电路，如与、或、非、与非、或非、与或非、异或、同或….

门电路是数字集成电路中最基本的逻辑单元，用基本的半导体器件（三极管、场效应管）实现这些基本逻辑运算。

正逻辑与负逻辑： 数字电路用电压高低来表示逻辑 1 和逻辑 0。正逻辑是最常用的约定：高电平表示逻辑 $1$，低电平表示逻辑 $0$；负逻辑则恰好相反：高电平表示逻辑 $0$，低电平表示逻辑 $1$。

TTL 电平与 CMOS 电平

传统 TTL 电路常见的电平范围：低电平为 $0V$$0.8V$，高电平为 $2.4V$$5\text{ V}$；

CMOS 电路在 $5\text{ V}$ 供电时的大致情况：低电平为 $0V$$0.3V$，高电平为 $3.6V$$5\text{ V}$；CMOS 的高、低电平一般更接近电源两端，因此抗干扰能力通常较好。不过不同 CMOS 系列、供电电压和器件型号的具体阈值会不同。

半导体三极管有两大类型

• 双极型半导体三极管(BJT：Bipolar Junction Transistor)：两种载流子参与导电的半导体器件—双极性三极管
• 场效应半导体三极管(FET：Field Effect Transistor)：仅由一种载流子参与导电—单极性三极管

CMOS三态输出门：

• 当EN‘=0时，T1，T2总有一个导通，一个截止，输出为，Y=A‘
• 当EN’=1时，T1截止，T2截止，Y=Z（高阻）
• 电路输出具有三种状态：高、低、高阻，称为三态输出门。 三态门一般用在集成电路的输出端，作为输出缓冲器电路。

2、组合逻辑电路的分析方法 #

逻辑电路分析(电路→功能)的一般步骤为：

1. 逐级标注。
2. 逐级写出逻辑表达式，最后得到以输入变量表示的输出函数表达式。
3. 用卡诺图或公式法化简为最简与或表达式。
4. 列真值表。
5. 说明电路的逻辑功能。

该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。

A、B是两个加数，C 是低位进位，Y1是它们的和， Y2是向高位的进位。这一加法器电路考虑到低位的进位，所以称该电路为全加器。

3、组合逻辑电路的设计方法 #

组合逻辑电路的设计的一般步骤为：

1. 分析因果关系，确定输入/输出变量，定义逻辑状态的含义；
2. 列出真值表；
3. 写出逻辑函数式；
4. 选定器件类型，根据所选器件：对逻辑式化简；
5. 画出逻辑电路图。

4、常用组合逻辑电路 #

编码器 #

编码指将输入的每个高/低电平信号变成一个对应的二进制代码。实现编码功能的逻辑电路，称为编码器。分为普通编码器和优先编码器。普通编码器任何时刻只允许输入一个有效编码信号。优先编码器允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。

译码器 #

译码指将每个输入的二进制代码译成对应的输出高/低电平信号或另外一个代码。常用的有：二进制译码器，二-十进制译码器，显示译码器等

数据选择器 #

数据选择器是根据给定的输入地址代码，从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。也称为多路开关。

加法器 #

半加器:不考虑来自低位的进位，将两个1位的二进制数相加。 全加器：将两个1位二进制数和来自低位的进位相加。

多位串行加法器：依次将低位全加器的进位输出端 CO 接到高位全加器的进位输入端 CI ，就可以构成多位串行加法器。

超前进位加法器：为提高运算速度，必须减少由于进位信号逐级传递所耗费的时间。加数 $A$、$B$ 确定，加到第 $i$ 位的进位输入信号 $(C I)_{i}$ ，一定能由 $A_{i-1} A_{i-2}\cdots A_{0}$ 和 $B_{i-1} B_{i-2} \cdots B_{0}$ 唯一确定，通过逻辑电路事先得到每一位的进位输入信号，而无需从最低位开始向高位逐位传递进位信号。